|
EUV不是必须的 DUV光刻还没到极限：逼近台积电2nm不是梦
快科技7月5日消息，EUV光刻机被认为是5nm以下工艺不可或缺的关键设备，然而EUV成本高，再加上受限的情况下，半导体工艺只靠当前的DUV光刻能做到什么地步？
这个问题是Intel、台积电、三星等公司不会面对的，因为他们已经切换到EUV路线了，但一家名为SMIC的公司还在不断优化DUV光刻极限，业内的光刻技术大佬Frederick Chen日前又注意到了SMIC申请的2个专利，展示了该公司在这方面的探索。
SMIC公司在中美两地都申请了这个专利，最早在2024年10月份就率先在中国境内申请了，目标是提高晶体管密度的同时也提高设计的灵活性。
文章的技术内容太过高深，感兴趣的可以看原文，简单来说就是SMIC公司在SAQP自对准四重图案与传统的LELE（光刻+蚀刻）两个技术中如何寻求平衡的技术。
SAQP技术可以在不依赖EUV光刻机的情况下，借助DUV光刻就实现极高精度，但是成本太高，Intel以前就在SAQP技术上吃过大亏，芯片生产良率低，成本高，量产可行性大打折扣。
SMIC的专利技术就是通过EDA设计+多重曝光协同优化，把之前需要SAQP处理的层改成用LELE处理，使得光罩需求量大幅下降，对准压力减少，提升了芯片良率。
这些技术可以将芯片的最小间距缩小到24nm，这是什么水平呢？大佬文章中提到其单元高度符合台积电3nm到2nm水平之间。
现在曝光的这些技术专利是SMIC未来工艺的一部分而已，还会有更多的技术不断出现，他们的目标是未来几代工艺都不需要依赖EUV光刻，大佬之前的文章中提到未来会有N+4到N+6工艺，间距也会持续缩进，晶体管密度也会一路提升，N+6预计能做到305Mtr/mm2，大约是1.Xnm级别的工艺了。
总之，在DUV这条路上SMIC公司还会持续迭代打磨，未来几年靠这些技术可以做到国际顶尖水平，就算时间上还落后一两年甚至两三年都没关系，因为海外大厂自己就会担心——他们只是用了DUV就追上来了，EUV问世之后那还得了？
| 
发表于 2026-7-5 18:50:58
